Chi tiết blog

Làm thế nào để một tấm wafer có thể được làm mỏng đến mức siêu mỏng?
“Wafer siêu mỏng” có nghĩa là gì?

Định nghĩa độ dày điển hình (wafer 8"/12")

• Wafer tiêu chuẩn:600–775 μm

• Wafer mỏng:150–200 μm

• Wafer siêu mỏng: < 100 μm

• Wafer cực mỏng:50 μm, 30 μm, hoặc thậm chí 10–20 μm

Tại sao cần wafer mỏng?

• Giảm tổng độ dày của lớp xếp chồng, rút ngắn TSV và giảm độ trễ RC

• Giảm điện trở và cải thiện tản nhiệt

• Đáp ứng các yêu cầu của sản phẩm siêu mỏng (di động, thiết bị đeo được, đóng gói tiên tiến)

Những rủi ro chính với wafer siêu mỏng

1. Giảm đáng kể độ bền cơ học

2. Tăng độ cong vênh (cong/vênh do ứng suất)

3. Khó xử lý (gắp, vận chuyển, kẹp, căn chỉnh)

4. Dễ bị tổn thương cao của các cấu trúc mặt trước, dẫn đến nứt và vỡ

Các phương pháp phổ biến để đạt được wafer siêu mỏng

1. DBG (Cắt trước khi mài)
   Wafer được cắt một phần (các đường kẻ được cắt sâu nhưng không cắt xuyên hoàn toàn), do đó, đường viền của mỗi chip được xác định trong khi wafer vẫn hoạt động như một mảnh duy nhất. Sau đó, wafer được mài mặt sau đến độ dày mục tiêu, loại bỏ dần phần silicon còn lại cho đến khi lớp còn lại được mài xuyên qua, cho phép tách chip sạch sẽ với khả năng kiểm soát được cải thiện.

2. Quy trình Taiko (làm mỏng vành)
   Chỉ có vùng trung tâm được làm mỏng, trong khi vành ngoài được giữ dày. Vành được giữ lại đóng vai trò là một vòng gia cố, cải thiện độ cứng, giảm nguy cơ cong vênh và làm cho việc xử lý ổn định hơn trong quá trình xử lý hạ nguồn.

3. Liên kết wafer tạm thời (hỗ trợ vật mang)
   Wafer được tạm thời liên kết với vật mang (một “xương sống tạm thời”), biến một wafer mỏng manh như giấy thủy tinh thành một cụm có thể quản lý và xử lý được. Vật mang cung cấp hỗ trợ cơ học, bảo vệ các tính năng mặt trước và giảm căng thẳng nhiệt/cơ học—cho phép làm mỏng đến hàng chục micron trong khi vẫn cho phép các bước đòi hỏi khắt khe như xử lý TSV, mạ điện và liên kết. Đây là một yếu tố nền tảng cho đóng gói 3D hiện đại.