Chi tiết blog

Làm thế nào để làm mỏng wafer đến mức siêu mỏng?
Định nghĩa "wafer siêu mỏng" là gì?

Định nghĩa độ dày điển hình (wafer 8"/12")

• Wafer tiêu chuẩn: 600–775 μm

• Wafer mỏng: 150–200 μm

• Wafer siêu mỏng: < 100 μm

• Wafer cực mỏng: 50 μm, 30 μm, hoặc thậm chí 10–20 μm

Tại sao cần wafer mỏng?

• Giảm tổng độ dày của chồng linh kiện, rút ngắn TSV và giảm độ trễ RC

• Giảm điện trở và cải thiện tản nhiệt

• Đáp ứng yêu cầu sản phẩm siêu mỏng (thiết bị di động, thiết bị đeo, đóng gói tiên tiến)

Các rủi ro chính với wafer siêu mỏng

1. Giảm đáng kể độ bền cơ học

2. Tăng độ cong vênh (cong/vênh do ứng suất)

3. Khó khăn trong xử lý (nhặt, vận chuyển, kẹp, căn chỉnh)

4. Cấu trúc mặt trước dễ bị tổn thương cao, dẫn đến nứt và vỡ

Các phương pháp phổ biến để đạt được wafer siêu mỏng

1. DBG (Cắt trước khi mài)
   Wafer được cắt một phần (các đường rạch được cắt sâu nhưng không hoàn toàn xuyên qua), vì vậy đường viền mỗi chip được xác định khi wafer vẫn hoạt động như một khối duy nhất. Sau đó, wafer được mài mặt sau đến độ dày mục tiêu, loại bỏ dần phần silicon còn lại cho đến khi lớp còn lại được mài xuyên qua, cho phép tách chip sạch với khả năng kiểm soát được cải thiện.

2. Quy trình Taiko (làm mỏng giữ vành)
   Chỉ khu vực trung tâm được làm mỏng, trong khi vành ngoài được giữ dày. Vành giữ đóng vai trò như một vòng gia cố, cải thiện độ cứng, giảm nguy cơ cong vênh và giúp xử lý ổn định hơn trong quá trình xử lý tiếp theo.

3. Gắn wafer tạm thời (hỗ trợ đế)
   Wafer được gắn tạm thời vào đế (một "xương sống tạm thời"), biến wafer mỏng manh như giấy kính thành một tổ hợp có thể xử lý được. Đế cung cấp hỗ trợ cơ học, bảo vệ các tính năng mặt trước và giảm thiểu ứng suất nhiệt/cơ học—cho phép làm mỏng đến vài chục micron trong khi vẫn cho phép các bước đòi hỏi như xử lý TSV, mạ điện và hàn. Đây là yếu tố nền tảng cho đóng gói 3D hiện đại.