Những thông số kỹ thuật chính nào nên được xem xét khi lựa chọn miếng silicon?

Để sản xuất các thiết bị mong muốn từ tấm silicon, bước đầu tiên là chọn tấm wafer phù hợp. Nhưng những thông số kỹ thuật chính cần tập trung vào là gì?

Độ dày tấm (THK):
Độ dày của tấm silicon là một thông số quan trọng. Trong quá trình chế tạo wafer, việc kiểm soát độ dày chính xác là rất cần thiết, vì cả độ chính xác và độ đồng đều của độ dày wafer đều ảnh hưởng trực tiếp đến hiệu suất thiết bị và sự ổn định của quá trình sản xuất.

Độ lệch tổng độ dày (TTV):

TTV đề cập đến sự khác biệt tối đa về độ dày giữa các điểm dày nhất và mỏng nhất trên bề mặt wafer. Đây là một thông số quan trọng được sử dụng để đánh giá tính đồng đều của độ dày wafer. Việc duy trì TTV thấp đảm bảo phân bố độ dày nhất quán trong quá trình xử lý, giúp ngăn ngừa các vấn đề trong các bước sản xuất tiếp theo và đảm bảo hiệu suất thiết bị tối ưu.

Tổng chỉ số đọc (TIR):
TIR thể hiện độ phẳng của bề mặt wafer. Nó được định nghĩa là khoảng cách thẳng đứng giữa các điểm cao nhất và thấp nhất trên bề mặt wafer. TIR được sử dụng để đánh giá xem wafer có bất kỳ biến dạng hoặc cong vênh nào trong quá trình sản xuất hay không, đảm bảo rằng độ phẳng của wafer đáp ứng các thông số kỹ thuật của quy trình.

Độ cong (Bow):
Độ cong (Bow) đề cập đến sự dịch chuyển theo chiều dọc của tâm wafer so với mặt phẳng của các cạnh của nó, chủ yếu được sử dụng để đánh giá độ uốn cong cục bộ của wafer. Nó được đo bằng cách đặt wafer lên một bề mặt tham chiếu phẳng và xác định khoảng cách theo chiều dọc giữa tâm wafer và mặt phẳng tham chiếu. Giá trị Bow thường chỉ tập trung vào khu vực trung tâm của wafer và cho biết liệu wafer có hình dạng tổng thể lồi (hình vòm) hay lõm (hình đĩa).

Độ cong vênh (Warp):
Độ cong vênh (Warp) mô tả độ lệch của hình dạng tổng thể của wafer so với mặt phẳng tham chiếu lý tưởng của nó. Cụ thể, Warp được định nghĩa là độ lệch tối đa giữa bất kỳ điểm nào trên bề mặt wafer và mặt phẳng tham chiếu phù hợp nhất (thường được tính bằng phương pháp bình phương tối thiểu). Nó được xác định bằng cách quét toàn bộ bề mặt wafer, đo chiều cao của tất cả các điểm và tính toán độ lệch tối đa so với mặt phẳng phù hợp nhất. Warp cung cấp một chỉ số tổng thể về độ phẳng của wafer, ghi lại cả uốn cong và xoắn trên toàn bộ wafer.

Sự khác biệt giữa Bow và Warp:
Sự khác biệt chính giữa Bow và Warp nằm ở khu vực mà chúng đánh giá và loại biến dạng mà chúng mô tả. Bow chỉ xem xét sự dịch chuyển theo chiều dọc tại tâm wafer, cung cấp thông tin về độ cong cục bộ xung quanh khu vực trung tâm—lý tưởng để đánh giá độ cong cục bộ. Ngược lại, Warp đo độ lệch trên toàn bộ bề mặt wafer so với mặt phẳng phù hợp nhất, cung cấp một cái nhìn toàn diện về độ phẳng và xoắn tổng thể—làm cho nó phù hợp hơn để đánh giá hình dạng và biến dạng tổng thể của wafer.

Loại độ dẫn điện / Chất pha tạp:
Thông số này xác định loại độ dẫn điện của wafer—tức là, liệu electron hay lỗ trống là các hạt mang điện chính. Trong wafer loại N, electron là các hạt mang điện đa số, thường đạt được bằng cách pha tạp với các nguyên tố hóa trị năm như phốt pho (P), asen (As) hoặc antimon (Sb). Trong wafer loại P, lỗ trống là các hạt mang điện đa số, được tạo ra bằng cách pha tạp với các nguyên tố hóa trị ba như bo (B), nhôm (Al) hoặc gali (Ga). Việc lựa chọn chất pha tạp và loại độ dẫn điện ảnh hưởng trực tiếp đến hành vi điện của các thiết bị cuối cùng.

Điện trở suất (RES):
Điện trở suất, thường được viết tắt là RES, đề cập đến điện trở suất điện của tấm silicon. Việc kiểm soát điện trở suất trong quá trình chế tạo wafer là rất quan trọng, vì nó ảnh hưởng trực tiếp đến hiệu suất của các thiết bị thu được. Các nhà sản xuất thường điều chỉnh điện trở suất của wafer bằng cách đưa các chất pha tạp cụ thể vào trong quá trình xử lý. Các giá trị điện trở suất mục tiêu điển hình được cung cấp trong bảng thông số kỹ thuật để tham khảo.

Số lượng hạt bề mặt (Hạt):
Hạt đề cập đến sự nhiễm bẩn của bề mặt tấm silicon bởi các hạt nhỏ. Các hạt này có thể bắt nguồn từ các vật liệu còn sót lại, khí quy trình, bụi hoặc các nguồn môi trường trong quá trình sản xuất. Sự nhiễm bẩn hạt bề mặt có thể ảnh hưởng tiêu cực đến việc chế tạo và hiệu suất thiết bị, vì vậy việc kiểm soát và làm sạch bề mặt wafer nghiêm ngặt là rất cần thiết trong quá trình sản xuất. Các nhà sản xuất thường sử dụng các quy trình làm sạch chuyên biệt để giảm và loại bỏ các hạt bề mặt để duy trì chất lượng wafer cao.

Làm thế nào để chọn Tấm Silicon thích hợp?
Việc lựa chọn tấm silicon thích hợp có thể được hướng dẫn bởi các tiêu chuẩn kiểm tra và các thông số điển hình được hiển thị trong bảng dưới đây cho các tấm wafer 6 inch. Các cân nhắc chính bao gồm:

• Sự thay đổi độ dày:Sự thay đổi về độ dày thường gây ra sự sai lệch trong quá trình khắc và ăn mòn, đòi hỏi phải có sự bù đắp trong quá trình sản xuất.

• Sự thay đổi đường kính:Độ lệch đường kính có thể dẫn đến sai lệch quang khắc, nhưng tác động thường được coi là không đáng kể.

• Loại độ dẫn điện và chất pha tạp:Chúng có ảnh hưởng đáng kể đến hiệu suất thiết bị. Việc chọn đúng loại pha tạp là đặc biệt quan trọng.

• Điện trở suất:Độ đồng đều của điện trở suất trên bề mặt wafer phải được xem xét cẩn thận, vì sự không đồng đều có thể làm giảm nghiêm trọng sản lượng thiết bị.

• Định hướng tinh thể:Điều này ảnh hưởng lớn đến quá trình khắc ướt. Nếu có liên quan đến khắc ướt, phải tính đến độ lệch định hướng.

• Độ cong (Bow) và Độ cong vênh (Warp):Uốn cong và cong vênh của wafer ảnh hưởng mạnh đến độ chính xác của quang khắc, đặc biệt khi xử lý các kích thước tới hạn (CD) nhỏ trong quá trình tạo mẫu.

Sản phẩm liên quan

Wafer SiC 12 inch 300mm Độ dày 1000±50um 750±25um Loại chính, Loại hình nộm, Loại nghiên cứu cho chất bán dẫn