Định hướng của chất nền SiC là gì?

Vì tinh thể thực sự không vô hạn, nó cuối cùng sẽ kết thúc trong một mặt phẳng.do đó, các tính chất của bề mặt có thể ảnh hưởng đến tính chất của thiết bịCác tính chất bề mặt này thường được mô tả bằng mặt bằng tinh thể hoặc hướng tinh thể.

1. Định hướng của chất nền SiC

Định hướng tinh thể: Định hướng được chỉ ra bởi đường giữa bất kỳ hai nguyên tử / phân tử / ion nào trong một tế bào tinh thể được gọi là định hướng tinh thể.
 

Khung tinh thể: Khung được hình thành bởi một loạt các nguyên tử / phân tử / ion được gọi là Khung tinh thể.
 

Chỉ số định hướng tinh thể: lấy một điểm O nhất định của ô đơn vị như là nguồn gốc, đặt trục tọa độ X / Y / Z thông qua nguồn gốc O,lấy chiều dài vector lưới của ô đơn vị như đơn vị chiều dài của trục tọa độ, tạo ra một đường thẳng OP thông qua nguồn O, yêu cầu điểm P là gần nhất với điểm O, và làm cho nó song song với hướng tinh thể AB, xác định ba giá trị tọa độ của điểm P,chuyển đổi ba giá trị thành số nguyên tối thiểu u, v, w, cộng với ngoặc kép, [uvw] là chỉ số định hướng tinh thể của AB để xác định. Nếu một trong u, v, hoặc w là âm, chỉ cần đặt dấu âm trên số.Một hướng tinh thể trong đó tất cả các hướng được chỉ ra bởi chỉ số là phù hợp và song song với nhau.

Nhóm định hướng tinh thể: Các nguyên tử tinh thể được sắp xếp trong cùng một bộ tinh thể được gọi là tinh thể trong gia đình, chẳng hạn như hệ thống tinh thể khối, a / b / c ba giá trị là như nhau,[111] bánh mỳ tinh thể cho tổng cộng tám cho gia tộc ([111], [111], [1-11] và [11-1], [1-11], [- 11-1], [1-1-1], [1-1-1]). Nhãn nhóm định hướng này bằng <111>. Tương tự như vậy, nhóm định hướng <100> có sáu định hướng: [100], [010], [001],[-100],[0-10] và [00-1]Nếu nó không phải là khối, nhóm định hướng có thể khác nhau bằng cách thay đổi thứ tự của chỉ số định hướng.

2.Sơ đồ sơ đồ của đường kính wafer mặt wafer C và Si, Primary Flat, Secondary Flat và vị trí đánh dấu laser.

3Tại sao chất nền tinh thể thường được sử dụng để sản xuất các thiết bị điện như MOSFET?

Các thiết bị điện thường là các thiết bị kênh bề mặt, và mật độ của các trạng thái khiếm khuyết bề mặt ảnh hưởng rất nhiều đến điện áp ngưỡng và độ tin cậy.Mật độ bề mặt nguyên tử của (100) bề mặt tinh thể là nhỏ nhất, và mật độ bề mặt nguyên tử tương ứng của các trạng thái cũng nhỏ nhất. Có ít liên kết không bão hòa hơn trên bề mặt thiết bị,và ít khiếm khuyết được tạo ra khi bề mặt thiết bị bị oxy hóa.
 

Do mật độ nhỏ của mặt tinh thể (100), tốc độ oxy hóa nhiệt và khắc tương đối nhanh, các nhà lãnh đạo quy trình nghiên cứu quy trình hướng tinh thể <100> cũng nhiều hơn;
Hướng thủy tinh < 110> là hướng có tính di động electron cao nhất trong các tấm silicon, vì các nguyên tử trong hướng thủy tinh < 110> được sắp xếp tương đối chặt chẽ,và các electron sẽ gặp ít trở ngại hơn khi di chuyển theo hướng nàyTuy nhiên, các nguyên tử trong hướng tinh thể <100> được sắp xếp lỏng lẻo, và các electron sẽ bị cản trở bởi nhiều trở ngại khi di chuyển theo hướng này,do đó, sự di chuyển của electron là tương đối thấpMặc dù các tấm silicon định hướng có hiệu suất tốt hơn trong một số khía cạnh,chúng không thường được sử dụng vì cấu trúc lưới chặt chẽ của chúng và chi phí cao và khó khăn kỹ thuật của việc cắt miếng wafer silicon thành miếng wafer định hướng < 110>.
 

Trong một số thiết kế bố trí thiết bị, hướng tế bào hoặc hướng polycrystalline cổng không thẳng đứng với kênh kịch bản mà ở góc 45 độ với kênh kịch bản,Mục đích là làm cho hướng kênh của hướng tinh thể đến < 110>, tăng tính di động của các chất mang điện tích, giảm mất mát, ngoài hướng bố trí khác nhau, sự nhất quán căng thẳng tổng thể của wafer cũng có lợi.có nhiều thiết bị kiểu rãnh hơn, và hướng của các kênh vận chuyển điện tích nằm vuông với mặt phẳng tinh thể, vì vậy việc thay đổi hướng khác về cải thiện tính di động là không có ý nghĩa gì.

Trước 40nm, các quy trình CMOS có xu hướng sử dụng <100> chất nền định hướng tinh thể.Về hướng này., kênh PMOS nhạy cảm nhất với căng thẳng nén, do đó khả năng di chuyển có thể được cải thiện ở mức độ lớn nhất.Quá trình 28nm sẽ sử dụng nguồn rò rỉ germanium silicon công nghệ căng thẳng để tối ưu hóa sự di chuyển lỗ, có thể được cải thiện khoảng 20% theo hướng tinh thể <100>. Mặc dù các tấm silic định hướng <110> có hiệu suất tốt hơn trong một số khía cạnh, do cấu trúc lưới chặt chẽ của chúng,Các wafer silicon đắt hơn và khó khăn về mặt kỹ thuật để cắt thành các wafer định hướng < 110>.

4. Tại sao các thiết bị điện SiC thường được làm bằng cấu trúc tinh thể 4H-SiC và <0001> wafer?

Trong số các loại tinh thể khác nhau của SiC, 3C-SiC có năng lượng liên kết thấp nhất, năng lượng không lưới cao nhất, và dễ tạo hạt nhân, nhưng nó ở trạng thái siêu ổn định,với độ ổn định thấp và chuyển pha rắn dễ dàng. Chuyển đổi giai đoạn có nhiều khả năng xảy ra dưới ảnh hưởng của điều kiện bên ngoài.3C-SiC có thể trải qua biến đổi pha và trở thành các dạng tinh thể khác.

Sau đây là một so sánh cụ thể về sự khác biệt hiệu suất giữa 4H-SiC và 6H-SiC để biết lý do tại sao các thiết bị điện SiC thường sử dụng cấu trúc tinh thể 4H-SiC:

Sự khác biệt chính giữa 4H SiC và 6H-SiC nằm ở cấu trúc tinh thể, tính chất vật lý và tính năng điện của chúng.4H SiC có thứ tự xếp chồng ABCB và đối xứng cao hơn so với xếp chồng ABABAB của 6H-SiCSự khác biệt đối xứng này ảnh hưởng đến quá trình tăng trưởng tinh thể, dẫn đến mật độ khiếm khuyết nhỏ hơn của 4H-sic và chất lượng tinh thể tốt hơn.4H-SiC thể hiện độ dẫn nhiệt cao hơn dọc theo trục C và tính di động của chất mang cao hơn, làm cho nó phù hợp với các ứng dụng tần số cao và công suất cao như MOSFET, Schottky diode và transistor kết nối song cực.6H-SiC có các khiếm khuyết sâu thấp hơn và tỷ lệ tái hợp chất mang thấp hơn, phù hợp hơn cho các ứng dụng chất nền chất lượng cao, chẳng hạn như các ứng dụng chất nền chất lượng cao, tăng trưởng epitaxial và sản xuất các thiết bị điện tử.Sự lựa chọn giữa hai cấu trúc tinh thể phụ thuộc vào các yêu cầu cụ thể của thiết bị bán dẫn và ứng dụng dự định của nó.

5Tại sao định hướng wafer của các thiết bị điện SiC thường <0001>?

Theo phân tích định hướng tinh thể của silic, cấu trúc tinh thể của 4H-SiC <0001> có những ưu điểm sau:

Ưu điểm cấu trúc tinh thể:

Cấu trúc wafer của vật liệu SiC có sự phù hợp lưới tốt trong hướng tinh thể <0001>, cho phép chất lượng tinh thể cao và tính toàn vẹn wafer trong quá trình phát triển và sản xuất wafer.

Định hướng <0001> có thể tạo thành bề mặt liên kết Si-C với mật độ trạng thái giao diện thấp, điều này tạo điều kiện cho việc có được giao diện SiC-SiO2 chất lượng cao.

Bề mặt của hướng tinh thể <0001> tương đối phẳng, điều này thuận lợi để có được sự phát triển của màng epitaxial chất lượng cao.mật độ của các nguyên tử carbon trong hướng tinh thể <0001> cao hơn, điều này tạo điều kiện cho việc đạt được cường độ trường điện phá vỡ cao hơn, rất quan trọng để đảm bảo độ tin cậy cách điện của thiết bị.

Ưu điểm dẫn nhiệt:

Vật liệu SiC có độ dẫn nhiệt rất cao, cho phép phân tán nhiệt hiệu quả hơn trong quá trình hoạt động của các thiết bị điện.giúp tăng cường hiệu suất phân tán nhiệt của chip và giúp cải thiện mật độ điện và độ tin cậy của thiết bị điện.

Ưu điểm hiệu suất thiết bị: Các wafer SiC <0001> có thể đạt được dòng rò rỉ thấp hơn và điện áp phá vỡ cao hơn.các wafer SiC cũng có khả năng di chuyển chất mang cao hơn và hiệu ứng phân cực tự phát lớn, có thể được sử dụng để tăng mật độ electron của kênh MOSFET, cải thiện dòng dẫn trong trạng thái dẫn,và giúp cải thiện tốc độ chuyển đổi và tần số hoạt động của thiết bị.