Tấm silicon không bao giờ hoàn toàn tròn. Thay vào đó, chúng có một cạnh phẳng (mặt phẳng) hoặc một vết lõm nhỏ (khía). Mặc dù các đặc điểm này có vẻ là công cụ hỗ trợ căn chỉnh cơ học, nhưng chức năng thực sự của chúng là tinh thể học. Trong chế tạo chất bán dẫn hiện đại, định hướng của tấm wafer là một biến số vật lý cơ bản, ảnh hưởng trực tiếp đến quá trình oxy hóa, khắc, cấy ion, kỹ thuật ứng suất và vận chuyển hạt tải. Bài viết này giải thích lý do tại sao việc đánh dấu định hướng là không thể thiếu đối với các tấm silicon đơn tinh thể và tại sao các mặt phẳng và khía là cần thiết để duy trì kiểm soát quy trình ở cấp độ nguyên tử trong các thiết bị có kích thước nanomet.
Một tấm silicon không phải là một đĩa vật chất đồng nhất; nó là một tinh thể đơn với một mạng tinh thể kim cương-khối có trật tự cao. Các định hướng thường được sử dụng—(100), (110) và (111)—đại diện cho các mật độ mặt phẳng nguyên tử và hình học liên kết khác nhau.
Các hướng tinh thể học này xác định nhiều tính chất vật lý và hóa học:
Năng lượng bề mặt
Động học oxy hóa
Tốc độ khắc ướt và khô không đẳng hướng
Xác suất tạo kênh ion
Tính dị hướng của độ di động của hạt tải
Hệ thống lan truyền và trượt khuyết tật
Do đó, một tấm silicon không chỉ là một chất nền; nó là một hệ thống vật lý định hướng. Mọi thiết bị có kích thước nanomet được xây dựng trên đó đều kế thừa tính dị hướng này.
Một đĩa hoàn hảo có đối xứng quay vô hạn. Nếu không có tham chiếu bên ngoài, không có quá trình vật lý nào có thể phân biệt một hướng trong mặt phẳng với một hướng khác.
Tuy nhiên, sản xuất chất bán dẫn yêu cầu mọi tấm wafer phải có một định hướng trong mặt phẳng được xác định rõ liên quan đến mạng tinh thể của nó. Nếu không có điều này:
Quá trình cấy ion sẽ gặp phải hiện tượng tạo kênh không kiểm soát được
Quá trình khắc sẽ khác nhau giữa các thiết bị
Kỹ thuật ứng suất sẽ mất đi sự gắn kết theo hướng
Độ di động của bóng bán dẫn sẽ thay đổi theo thống kê trên toàn bộ tấm wafer
Do đó, một tấm silicon phải bao gồm một đặc điểm phá vỡ đối xứng, xác định một trục tinh thể học cố định.
Các mặt phẳng và khía đóng vai trò là mã hóa vĩ mô của định hướng tinh thể vi mô.
Trong quá trình cắt tấm wafer từ một khối đơn tinh thể, nhà sản xuất căn chỉnh vết cắt sao cho:
Mặt phẳng hoặc khía song song với một hướng tinh thể cụ thể (ví dụ: ⟨110⟩ hoặc ⟨100⟩)
Mặt phẳng bề mặt tấm wafer (ví dụ: (100)) và hướng trong mặt phẳng được xác định duy nhất
Điều này chuyển đổi một đối tượng đối xứng quay thành một chất nền được lập chỉ mục theo hướng.
Mọi công cụ chế tạo—in thạch bản, cấy, khắc, CMP và đo lường—sử dụng tham chiếu này để căn chỉnh các hoạt động của nó với mạng tinh thể.
Các thiết bị CMOS, FinFET và gate-all-around (GAA) hiện đại hoạt động trong các chế độ mà vật lý ở cấp độ nguyên tử chiếm ưu thế.
Một số ví dụ minh họa tại sao định hướng tinh thể phải được khóa:
Các ion chất pha tạp có thể di chuyển sâu dọc theo các kênh tinh thể chỉ số thấp. Nếu định hướng tấm wafer thay đổi, độ sâu tạo kênh và hồ sơ chất pha tạp sẽ trở nên không thể đoán trước.
Tốc độ khắc silicon khác nhau đáng kể giữa các mặt phẳng (100), (110) và (111). Sai lệch làm thay đổi hình dạng rãnh, góc thành bên và kích thước tới hạn.
Độ di động của electron và lỗ trống trong silicon phụ thuộc vào hướng. Hiệu suất thiết bị được tối ưu hóa bằng cách căn chỉnh các kênh dọc theo các hướng tinh thể cụ thể.
Nếu không có tham chiếu tấm wafer cố định, không có thông số nào trong số này có thể được kiểm soát với độ lặp lại ở cấp độ nanomet.
Các tấm wafer ban đầu (4–6 inch) sử dụng các mặt phẳng dài. Khi đường kính tấm wafer tăng lên 200 mm và 300 mm, ngành công nghiệp đã áp dụng các khía vì lý do vật lý và kinh tế:
Một khía chiếm ít diện tích cạnh hơn nhiều, làm tăng số lượng chip có thể sử dụng
Nó duy trì tính đối xứng cơ học, cải thiện việc xử lý tấm wafer
Hệ thống căn chỉnh bằng robot và quang học dễ phát hiện hơn
Nó không làm biến dạng các trường ứng suất ở chu vi tấm wafer
Do đó, khía là một dấu hiệu tinh thể học có độ chính xác cao được tối ưu hóa cho các nhà máy tự động.
Trong sản xuất chất bán dẫn tiên tiến, các hiện tượng vật lý ở quy mô nanomet phải được căn chỉnh với các hệ thống cơ học ở quy mô milimet.
Mặt phẳng hoặc khía thực hiện sự chuyển đổi này:
Nó kết nối mạng tinh thể với hệ tọa độ nhà máy.
Nếu không có nó, kỹ thuật in thạch bản, khắc, cấy và kỹ thuật ứng suất hiện đại sẽ mất đi khung tham chiếu vật lý của chúng.
Mặt phẳng hoặc khía trên một tấm silicon không phải là một hiện vật cơ học—nó là một neo tinh thể học.
Nó đảm bảo rằng mọi bóng bán dẫn, mọi kênh và mọi lớp nguyên tử đều được xây dựng trong một mối quan hệ cố định với mạng tinh thể silicon. Trong thời đại mà kích thước thiết bị tiếp cận kích thước của một vài chục nguyên tử, đặc điểm hình học nhỏ bé này trở thành một trong những cấu trúc quan trọng nhất trong toàn bộ hệ sinh thái chất bán dẫn.
Tấm silicon không bao giờ hoàn toàn tròn. Thay vào đó, chúng có một cạnh phẳng (mặt phẳng) hoặc một vết lõm nhỏ (khía). Mặc dù các đặc điểm này có vẻ là công cụ hỗ trợ căn chỉnh cơ học, nhưng chức năng thực sự của chúng là tinh thể học. Trong chế tạo chất bán dẫn hiện đại, định hướng của tấm wafer là một biến số vật lý cơ bản, ảnh hưởng trực tiếp đến quá trình oxy hóa, khắc, cấy ion, kỹ thuật ứng suất và vận chuyển hạt tải. Bài viết này giải thích lý do tại sao việc đánh dấu định hướng là không thể thiếu đối với các tấm silicon đơn tinh thể và tại sao các mặt phẳng và khía là cần thiết để duy trì kiểm soát quy trình ở cấp độ nguyên tử trong các thiết bị có kích thước nanomet.
Một tấm silicon không phải là một đĩa vật chất đồng nhất; nó là một tinh thể đơn với một mạng tinh thể kim cương-khối có trật tự cao. Các định hướng thường được sử dụng—(100), (110) và (111)—đại diện cho các mật độ mặt phẳng nguyên tử và hình học liên kết khác nhau.
Các hướng tinh thể học này xác định nhiều tính chất vật lý và hóa học:
Năng lượng bề mặt
Động học oxy hóa
Tốc độ khắc ướt và khô không đẳng hướng
Xác suất tạo kênh ion
Tính dị hướng của độ di động của hạt tải
Hệ thống lan truyền và trượt khuyết tật
Do đó, một tấm silicon không chỉ là một chất nền; nó là một hệ thống vật lý định hướng. Mọi thiết bị có kích thước nanomet được xây dựng trên đó đều kế thừa tính dị hướng này.
Một đĩa hoàn hảo có đối xứng quay vô hạn. Nếu không có tham chiếu bên ngoài, không có quá trình vật lý nào có thể phân biệt một hướng trong mặt phẳng với một hướng khác.
Tuy nhiên, sản xuất chất bán dẫn yêu cầu mọi tấm wafer phải có một định hướng trong mặt phẳng được xác định rõ liên quan đến mạng tinh thể của nó. Nếu không có điều này:
Quá trình cấy ion sẽ gặp phải hiện tượng tạo kênh không kiểm soát được
Quá trình khắc sẽ khác nhau giữa các thiết bị
Kỹ thuật ứng suất sẽ mất đi sự gắn kết theo hướng
Độ di động của bóng bán dẫn sẽ thay đổi theo thống kê trên toàn bộ tấm wafer
Do đó, một tấm silicon phải bao gồm một đặc điểm phá vỡ đối xứng, xác định một trục tinh thể học cố định.
Các mặt phẳng và khía đóng vai trò là mã hóa vĩ mô của định hướng tinh thể vi mô.
Trong quá trình cắt tấm wafer từ một khối đơn tinh thể, nhà sản xuất căn chỉnh vết cắt sao cho:
Mặt phẳng hoặc khía song song với một hướng tinh thể cụ thể (ví dụ: ⟨110⟩ hoặc ⟨100⟩)
Mặt phẳng bề mặt tấm wafer (ví dụ: (100)) và hướng trong mặt phẳng được xác định duy nhất
Điều này chuyển đổi một đối tượng đối xứng quay thành một chất nền được lập chỉ mục theo hướng.
Mọi công cụ chế tạo—in thạch bản, cấy, khắc, CMP và đo lường—sử dụng tham chiếu này để căn chỉnh các hoạt động của nó với mạng tinh thể.
Các thiết bị CMOS, FinFET và gate-all-around (GAA) hiện đại hoạt động trong các chế độ mà vật lý ở cấp độ nguyên tử chiếm ưu thế.
Một số ví dụ minh họa tại sao định hướng tinh thể phải được khóa:
Các ion chất pha tạp có thể di chuyển sâu dọc theo các kênh tinh thể chỉ số thấp. Nếu định hướng tấm wafer thay đổi, độ sâu tạo kênh và hồ sơ chất pha tạp sẽ trở nên không thể đoán trước.
Tốc độ khắc silicon khác nhau đáng kể giữa các mặt phẳng (100), (110) và (111). Sai lệch làm thay đổi hình dạng rãnh, góc thành bên và kích thước tới hạn.
Độ di động của electron và lỗ trống trong silicon phụ thuộc vào hướng. Hiệu suất thiết bị được tối ưu hóa bằng cách căn chỉnh các kênh dọc theo các hướng tinh thể cụ thể.
Nếu không có tham chiếu tấm wafer cố định, không có thông số nào trong số này có thể được kiểm soát với độ lặp lại ở cấp độ nanomet.
Các tấm wafer ban đầu (4–6 inch) sử dụng các mặt phẳng dài. Khi đường kính tấm wafer tăng lên 200 mm và 300 mm, ngành công nghiệp đã áp dụng các khía vì lý do vật lý và kinh tế:
Một khía chiếm ít diện tích cạnh hơn nhiều, làm tăng số lượng chip có thể sử dụng
Nó duy trì tính đối xứng cơ học, cải thiện việc xử lý tấm wafer
Hệ thống căn chỉnh bằng robot và quang học dễ phát hiện hơn
Nó không làm biến dạng các trường ứng suất ở chu vi tấm wafer
Do đó, khía là một dấu hiệu tinh thể học có độ chính xác cao được tối ưu hóa cho các nhà máy tự động.
Trong sản xuất chất bán dẫn tiên tiến, các hiện tượng vật lý ở quy mô nanomet phải được căn chỉnh với các hệ thống cơ học ở quy mô milimet.
Mặt phẳng hoặc khía thực hiện sự chuyển đổi này:
Nó kết nối mạng tinh thể với hệ tọa độ nhà máy.
Nếu không có nó, kỹ thuật in thạch bản, khắc, cấy và kỹ thuật ứng suất hiện đại sẽ mất đi khung tham chiếu vật lý của chúng.
Mặt phẳng hoặc khía trên một tấm silicon không phải là một hiện vật cơ học—nó là một neo tinh thể học.
Nó đảm bảo rằng mọi bóng bán dẫn, mọi kênh và mọi lớp nguyên tử đều được xây dựng trong một mối quan hệ cố định với mạng tinh thể silicon. Trong thời đại mà kích thước thiết bị tiếp cận kích thước của một vài chục nguyên tử, đặc điểm hình học nhỏ bé này trở thành một trong những cấu trúc quan trọng nhất trong toàn bộ hệ sinh thái chất bán dẫn.
