| Tên thương hiệu: | ZMSH |
| MOQ: | 1 |
| giá bán: | by case |
| Chi tiết bao bì: | thùng tùy chỉnh |
| Điều khoản thanh toán: | T/t |
Tóm tắt danh mục sản phẩm SiC Substrate & Epi-wafer
Chúng tôi cung cấp một danh mục đầu tư toàn diện của chất lượng cao silicon carbide (SiC) chất nền và wafers, bao gồm nhiều polytypes và loại doping (bao gồm 4H-N loại [N loại dẫn],4H-P type [P-type conductive], loại 4H-HPSI [High-Purity Semi-Insulating], và loại 6H-P [P-type conductive]), với đường kính từ 4 inch, 6 inch, 8 inch đến 12 inch.chúng tôi cung cấp các dịch vụ phát triển wafer epitaxial có giá trị gia tăng cao , cho phép kiểm soát chính xác về độ dày lớp epi (120 μm), nồng độ doping và mật độ khiếm khuyết.
Mỗi chất nền SiC và wafer epitaxial phải trải qua kiểm tra trực tuyến nghiêm ngặt (ví dụ: mật độ micropipe <0,1 cm−2, độ thô bề mặt Ra <0).2 nm) và mô tả điện toàn diện (như kiểm tra CVCho dù được sử dụng cho các mô-đun điện tử công suất, các bộ khuếch đại RF tần số cao hoặc các thiết bị quang điện tử (ví dụ: đèn LED, đèn LED, đèn LED).máy dò ánh sáng), các dòng sản phẩm chất nền SiC và wafer epitaxial của chúng tôi đáp ứng các yêu cầu ứng dụng đòi hỏi cao nhất về độ tin cậy, ổn định nhiệt và độ bền phá vỡ.
Các chất nền silicon carbide loại 4H-N duy trì hiệu suất điện ổn định và độ bền nhiệt trong điều kiện nhiệt độ cao và trường điện cao, do băng tần rộng (~ 3.26 eV) và dẫn nhiệt cao (~ 370-490 W/m·K).
Đặc điểm chính:
N-Type Doping: Nitrogen doping được kiểm soát chính xác tạo ra nồng độ chất mang từ 1 × 1016 đến 1 × 1019 cm-3 và vận động điện tử ở nhiệt độ phòng lên đến khoảng 900 cm2/V·s,giúp giảm thiểu tổn thất dẫn.
Mật độ khiếm khuyết thấp: Mật độ micropipe thường là < 0,1 cm−2, và mật độ trật tự cơ sở là < 500 cm−2,cung cấp một nền tảng cho năng suất thiết bị cao và tính toàn vẹn tinh thể vượt trội.
Đồng nhất xuất sắc: Phạm vi kháng thể là 0,0110 Ω · cm, độ dày chất nền là 350-650 μm, với độ khoan dung doping và độ dày có thể kiểm soát trong vòng ± 5%.
6 inch 4H-N mô hình SiC wafer đặc tả |
||
| Tài sản | Mức độ sản xuất MPD bằng không (mức độ Z) | Nhóm giả (hạng D) |
| Thể loại | Mức độ sản xuất MPD bằng không (mức độ Z) | Nhóm giả (hạng D) |
| Chiều kính | 149.5 mm - 150,0 mm | 149.5 mm - 150,0 mm |
| Poly-type | 4h | 4h |
| Độ dày | 350 μm ± 15 μm | 350 μm ± 25 μm |
| Định hướng Wafer | Tránh trục: 4,0° hướng <1120> ± 0,5° | Tránh trục: 4,0° hướng <1120> ± 0,5° |
| Mật độ ống vi | ≤ 0,2 cm2 | ≤ 15 cm2 |
| Kháng chất | 0.015 - 0.024 Ω·cm | 0.015 - 0.028 Ω·cm |
| Phương hướng phẳng chính | [10-10] ± 50° | [10-10] ± 50° |
| Độ dài phẳng chính | 475 mm ± 2,0 mm | 475 mm ± 2,0 mm |
| Bỏ cạnh | 3 mm | 3 mm |
| LTV/TIV / Bow / Warp | ≤ 2,5 μm / ≤ 6 μm / ≤ 25 μm / ≤ 35 μm | ≤ 5 μm / ≤ 15 μm / ≤ 40 μm / ≤ 60 μm |
| Độ thô | Polish Ra ≤ 1 nm | Polish Ra ≤ 1 nm |
| CMP Ra | ≤ 0,2 nm | ≤ 0,5 nm |
| Biến sườn do ánh sáng cường độ cao | Chiều dài tổng cộng ≤ 20 mm Chiều dài đơn ≤ 2 mm | Chiều dài tổng cộng ≤ 20 mm Chiều dài đơn ≤ 2 mm |
| Bảng hex bằng ánh sáng cường độ cao | Vùng tích lũy ≤ 0,05% | Vùng tích lũy ≤ 0,1% |
| Các khu vực đa kiểu bằng ánh sáng cường độ cao | Vùng tích lũy ≤ 0,05% | Vùng tích lũy ≤ 3% |
| Bao gồm Carbon thị giác | Vùng tích lũy ≤ 0,05% | Vùng tích lũy ≤ 5% |
| Silicon bề mặt cào bởi ánh sáng cường độ cao | Chiều dài tích lũy ≤ đường kính wafer 1 | |
| Các chip cạnh bằng ánh sáng cường độ cao | Không được phép ≥ 0,2 mm chiều rộng và chiều sâu | 7 được phép, mỗi m ≤ 1 mm |
| Chất lỏng của ốc vít | < 500 cm3 | < 500 cm3 |
| Ô nhiễm bề mặt silicon bởi ánh sáng cường độ cao | ||
| Bao bì | Các hộp cassette nhiều wafer hoặc thùng chứa một wafer | Các hộp cassette nhiều wafer hoặc thùng chứa một wafer |
Thông số kỹ thuật của 8 inch 4H-N loại SiC wafer |
||
| Tài sản | Mức độ sản xuất MPD bằng không (mức độ Z) | Nhóm giả (hạng D) |
| Thể loại | Mức độ sản xuất MPD bằng không (mức độ Z) | Nhóm giả (hạng D) |
| Chiều kính | 199.5 mm - 200.0 mm | 199.5 mm - 200.0 mm |
| Poly-type | 4h | 4h |
| Độ dày | 500 μm ± 25 μm | 500 μm ± 25 μm |
| Định hướng Wafer | 4.0° về phía <110> ± 0,5° | 4.0° về phía <110> ± 0,5° |
| Mật độ ống vi | ≤ 0,2 cm2 | ≤ 5 cm2 |
| Kháng chất | 0.015 - 0.025 Ω·cm | 0.015 - 0.028 Ω·cm |
| Sự định hướng cao quý | ||
| Bỏ cạnh | 3 mm | 3 mm |
| LTV/TIV / Bow / Warp | ≤ 5 μm / ≤ 15 μm / ≤ 35 μm / 70 μm | ≤ 5 μm / ≤ 15 μm / ≤ 35 μm / 100 μm |
| Độ thô | Polish Ra ≤ 1 nm | Polish Ra ≤ 1 nm |
| CMP Ra | ≤ 0,2 nm | ≤ 0,5 nm |
| Biến sườn do ánh sáng cường độ cao | Chiều dài tổng cộng ≤ 20 mm Chiều dài đơn ≤ 2 mm | Chiều dài tổng cộng ≤ 20 mm Chiều dài đơn ≤ 2 mm |
| Bảng hex bằng ánh sáng cường độ cao | Vùng tích lũy ≤ 0,05% | Vùng tích lũy ≤ 0,1% |
| Các khu vực đa kiểu bằng ánh sáng cường độ cao | Vùng tích lũy ≤ 0,05% | Vùng tích lũy ≤ 3% |
| Bao gồm Carbon thị giác | Vùng tích lũy ≤ 0,05% | Vùng tích lũy ≤ 5% |
| Silicon bề mặt cào bởi ánh sáng cường độ cao | Chiều dài tích lũy ≤ đường kính wafer 1 | |
| Các chip cạnh bằng ánh sáng cường độ cao | Không được phép ≥ 0,2 mm chiều rộng và chiều sâu | 7 được phép, mỗi m ≤ 1 mm |
| Chất lỏng của ốc vít | < 500 cm3 | < 500 cm3 |
| Ô nhiễm bề mặt silicon bởi ánh sáng cường độ cao | ||
| Bao bì | Các hộp cassette nhiều wafer hoặc thùng chứa một wafer | Các hộp cassette nhiều wafer hoặc thùng chứa một wafer |
Ứng dụng mục tiêu:
Chủ yếu được sử dụng cho các thiết bị điện tử năng lượng như SiC MOSFETs, Schottky diode và module điện, được sử dụng rộng rãi trong hệ thống truyền động xe điện, biến tần năng lượng mặt trời, động cơ công nghiệp,và hệ thống kéoTính chất của nó cũng làm cho nó phù hợp cho các thiết bị RF tần số cao trong trạm cơ sở 5G.
Chất nền SiC 4H bán cách nhiệt có điện trở cực cao (thường ≥ 109 Ω·cm), có hiệu quả ức chế sự dẫn của ký sinh trùng trong quá trình truyền tín hiệu tần số cao,làm cho nó trở thành sự lựa chọn lý tưởng để sản xuất các thiết bị tần số vô tuyến hiệu suất cao (RF) và vi sóng.
Đặc điểm chính:
Thông số kỹ thuật của chất nền SiC bán 4H 6 inch |
||
| Tài sản | Mức độ sản xuất MPD bằng không (mức độ Z) | Nhóm giả (hạng D) |
| Chiều kính (mm) | 145 mm - 150 mm | 145 mm - 150 mm |
| Poly-type | 4h | 4h |
| Độ dày (mm) | 500 ± 15 | 500 ± 25 |
| Định hướng Wafer | Trên trục: ±0.0001° | Trên trục: ±0,05° |
| Mật độ ống vi | ≤ 15 cm-2 | ≤ 15 cm-2 |
| Kháng (Ωcm) | ≥ 10E3 | ≥ 10E3 |
| Phương hướng phẳng chính | (0-10) ° ± 5,0 ° | (10-10) ° ± 5,0 ° |
| Độ dài phẳng chính | Nhọn | Nhọn |
| Khóa cạnh (mm) | ≤ 2,5 μm / ≤ 15 μm | ≤ 5,5 μm / ≤ 35 μm |
| LTV / Bowl / Warp | ≤ 3 μm | ≤ 3 μm |
| Độ thô | Polish Ra ≤ 1,5 μm | Polish Ra ≤ 1,5 μm |
| Các chip cạnh bằng ánh sáng cường độ cao | ≤ 20 μm | ≤ 60 μm |
| Bảng nhiệt bằng ánh sáng cường độ cao | Tổng cộng ≤ 0,05% | Tổng cộng ≤ 3% |
| Các khu vực đa kiểu bằng ánh sáng cường độ cao | Bao gồm carbon thị giác ≤ 0,05% | Tổng cộng ≤ 3% |
| Silicon bề mặt cào bởi ánh sáng cường độ cao | ≤ 0,05% | Tổng cộng ≤ 4% |
| Chip cạnh bằng ánh sáng cường độ cao (kích thước) | Không được phép > 02 mm | Không được phép > 02 mm |
| Sự mở rộng của vít hỗ trợ | ≤ 500 μm | ≤ 500 μm |
| Ô nhiễm bề mặt silicon bởi ánh sáng cường độ cao | ≤ 1 x 10^5 | ≤ 1 x 10^5 |
| Bao bì | Các hộp cassette nhiều wafer hoặc thùng chứa một wafer | Các hộp cassette nhiều wafer hoặc thùng chứa một wafer |
Thông số kỹ thuật của chất nền SiC phân cách nhiệt 4 inch 4H |
||
|---|---|---|
| Parameter | Mức độ sản xuất MPD bằng không (mức độ Z) | Nhóm giả (hạng D) |
| Tính chất vật lý | ||
| Chiều kính | 99.5 mm 100 mm | 99.5 mm 100 mm |
| Poly-type | 4h | 4h |
| Độ dày | 500 μm ± 15 μm | 500 μm ± 25 μm |
| Định hướng Wafer | Trên trục: < 600h > 0,5° | Trên trục: <000h > 0,5° |
| Tính chất điện | ||
| Mật độ micropipe (MPD) | ≤ 1 cm−2 | ≤ 15 cm−2 |
| Kháng chất | ≥ 150 Ω·cm | ≥ 1,5 Ω·cm |
| Sự khoan dung về hình học | ||
| Phương hướng phẳng chính | (0x10) ± 5,0° | (0x10) ± 5,0° |
| Độ dài phẳng chính | 52.5 mm ± 2,0 mm | 52.5 mm ± 2,0 mm |
| Chiều dài phẳng thứ cấp | 18.0 mm ± 2,0 mm | 18.0 mm ± 2,0 mm |
| Định hướng phẳng thứ cấp | 90° CW từ Prime flat ± 5,0° (Si hướng lên) | 90° CW từ Prime flat ± 5,0° (Si hướng lên) |
| Bỏ cạnh | 3 mm | 3 mm |
| LTV / TTV / Bow / Warp | ≤2,5 μm / ≤5 μm / ≤15 μm / ≤30 μm | ≤10 μm / ≤15 μm / ≤25 μm / ≤40 μm |
| Chất lượng bề mặt | ||
| Độ thô bề mặt (Polish Ra) | ≤ 1 nm | ≤ 1 nm |
| Độ thô bề mặt (CMP Ra) | ≤0,2 nm | ≤0,2 nm |
| Các vết nứt cạnh (Ánh sáng cường độ cao) | Không được phép | Chiều dài tích lũy ≥10 mm, vết nứt đơn ≤2 mm |
| Các khiếm khuyết của tấm sáu góc | ≤ 0,05% diện tích tích lũy | ≤ 0,1% diện tích tích lũy |
| Các khu vực bao gồm đa kiểu | Không được phép | ≤ 1% diện tích tích lũy |
| Bao gồm Carbon thị giác | ≤ 0,05% diện tích tích lũy | ≤ 1% diện tích tích lũy |
| Các vết trầy xước trên bề mặt silicon | Không được phép | Độ dài tích lũy đường kính wafer ≤ 1 |
| Chips Edge | Không được phép (nhiều hơn 0,2 mm chiều rộng/thần sâu) | ≤5 chip (mỗi chip ≤1 mm) |
| Ô nhiễm bề mặt silicon | Không xác định | Không xác định |
| Bao bì | ||
| Bao bì | Các hộp cassette nhiều wafer hoặc thùng chứa một wafer | Cassette đa wafer hoặc |
Ứng dụng mục tiêu:
Lớp homoepitaxial phát triển trên chất nền SiC loại 4H-N cung cấp một lớp hoạt động tối ưu để sản xuất các thiết bị điện năng và RF hiệu suất cao.Quá trình biểu trục cho phép kiểm soát chính xác độ dày lớp, nồng độ doping, và chất lượng tinh thể.
Đặc điểm chính:
Các thông số điện có thể tùy chỉnh: Độ dày (thường là khoảng 5-15 μm) và nồng độ doping (ví dụ:1E15 - 1E18 cm−3) của lớp epitaxial có thể được tùy chỉnh theo yêu cầu của thiết bị, với sự đồng nhất tốt.
Mật độ khiếm khuyết thấp: Các kỹ thuật phát triển biểu trục tiên tiến (như CVD) có thể kiểm soát hiệu quả mật độ của khiếm khuyết biểu trục như khiếm khuyết cà rốt và khiếm khuyết tam giác,tăng độ tin cậy của thiết bị.
Di sản của chất nền Ưu điểm: Lớp thái dương thừa hưởng các đặc tính tuyệt vời của chất nền SiC loại 4H-N, bao gồm băng tần rộng, trường điện phân hủy cao,và dẫn nhiệt cao..
| Thông số kỹ thuật trục epit loại N 6 inch | |||
| Parameter | đơn vị | Z-MOS | |
| Loại | Khả năng dẫn điện / chất kích thích | - | Loại N / Nitơ |
| Lớp đệm | Độ dày lớp đệm | Ừm. | 1 |
| Độ dung nạp độ dày lớp đệm | % | ± 20% | |
| Nồng độ lớp đệm | cm-3 | 1.00E+18 | |
| Độ dung nạp nồng độ lớp đệm | % | ± 20% | |
| Lớp Epi thứ nhất | Độ dày lớp Epi | Ừm. | 11.5 |
| Đơn nhất độ dày lớp Epi | % | ± 4% | |
| Epi Lớp độ dày dung nạp Max,Min) /Spec) |
% | ± 5% | |
| Nồng độ lớp Epi | cm-3 | 1E 15~ 1E 18 | |
| Độ dung nạp nồng độ Epi Layer | % | 6% | |
| Sự đồng nhất nồng độ lớp Epi (σ) / trung bình) |
% | ≤ 5% | |
| Sự đồng nhất nồng độ lớp Epi < (max-min) / (max+min) |
% | ≤ 10% | |
| Hình dạng Wafer Epitaixal | Quỳ xuống | Ừm. | ≤ ± 20 |
| WARP | Ừm. | ≤30 | |
| TTV | Ừm. | ≤ 10 | |
| LTV | Ừm. | ≤2 | |
| Đặc điểm chung | Chiều dài vết trầy xước | mm | ≤ 30mm |
| Chips Edge | - | Không có | |
| Định nghĩa khuyết tật | ≥97% (đánh giá bằng 2*2, Các khuyết tật gây ra sự chết người bao gồm: Micropipe /Hố lớn, cà rốt, Tam giác |
||
| Ô nhiễm kim loại | nguyên tử/cm2 | D f f ll i ≤5E10 nguyên tử/cm2 (Al, Cr, Fe, Ni, Cu, Zn, Hg, Na, K, Ti, Ca & Mn) |
|
| Gói | Thông số kỹ thuật đóng gói | PC/hộp | hộp cassette nhiều wafer hoặc thùng chứa một wafer |
| Thông số kỹ thuật epitaxial loại N 8 inch | |||
| Parameter | đơn vị | Z-MOS | |
| Loại | Khả năng dẫn điện / chất kích thích | - | Loại N / Nitơ |
| Lớp đệm | Độ dày lớp đệm | Ừm. | 1 |
| Độ dung nạp độ dày lớp đệm | % | ± 20% | |
| Nồng độ lớp đệm | cm-3 | 1.00E+18 | |
| Độ dung nạp nồng độ lớp đệm | % | ± 20% | |
| Lớp Epi thứ nhất | Độ dày lớp Epi trung bình | Ừm. | 8 ~ 12 |
| Đơn nhất độ dày lớp Epi (σ/trung bình) | % | ≤2.0 | |
| Độ khoan dung độ dày lớp Epi (Spec -Max,Min) /Spec) | % | ± 6 | |
| Epi Lớp Doping trung bình ròng | cm-3 | 8E+15 ~2E+16 | |
| Epi Lớp đồng nhất doping ròng (σ/trung bình) | % | ≤ 5 | |
| Epi Layers Net DopingTolerance (tình độ chấp nhận doping) | % | ± 100 | |
| Hình dạng Wafer Epitaixal | Mi) /S) Warp. |
Ừm. | ≤ 500 |
| Quỳ xuống | Ừm. | ± 300 | |
| TTV | Ừm. | ≤ 100 | |
| LTV | Ừm. | ≤4,0 (10mm × 10mm) | |
| Tổng quát Đặc điểm |
Các vết xước | - | Chiều dài tích lũy ≤ 1/2 đường kính Wafer |
| Chips Edge | - | ≤ 2 chip, mỗi bán kính ≤1,5mm | |
| Ô nhiễm kim loại bề mặt | nguyên tử/cm2 | ≤5E10 nguyên tử/cm2 (Al, Cr, Fe, Ni, Cu, Zn, Hg, Na, K, Ti, Ca & Mn) |
|
| Kiểm tra khiếm khuyết | % | ≥ 96.0 (2X2 Các khiếm khuyết bao gồm Micropipe /Hố lớn, Cà rốt, khuyết điểm tam giác, ngã xuống, Đường thẳng/IGSF, BPD) |
|
| Ô nhiễm kim loại bề mặt | nguyên tử/cm2 | ≤5E10 nguyên tử/cm2 (Al, Cr, Fe, Ni, Cu, Zn, Hg, Na, K, Ti, Ca & Mn) |
|
| Gói | Thông số kỹ thuật đóng gói | - | hộp cassette nhiều wafer hoặc thùng chứa một wafer |
Ứng dụng mục tiêu:
Nó là vật liệu cốt lõi để sản xuất các thiết bị điện cao áp (như MOSFET, IGBT, đèn Schottky), được sử dụng rộng rãi trong xe điện,Sản xuất điện năng lượng tái tạo (photovoltaic inverter), động cơ công nghiệp, và lĩnh vực hàng không vũ trụ.
ZMSH đóng một vai trò quan trọng trong ngành công nghiệp nền silicon carbide (SiC), tập trung vào nghiên cứu và phát triển độc lập và sản xuất quy mô lớn các vật liệu quan trọng.Làm chủ các công nghệ cốt lõi trải dài toàn bộ quá trình từ sự phát triển tinh thểZMSH sở hữu lợi thế chuỗi công nghiệp của một mô hình sản xuất và thương mại tích hợp, cho phép các dịch vụ chế biến tùy chỉnh linh hoạt cho khách hàng.
ZMSH có thể cung cấp các chất nền SiC ở các kích thước khác nhau từ đường kính 2 inch đến 12 inch.loại 4H-HPSI (High-Purity Semi-Isolating), loại 4H-P và loại 3C-N, đáp ứng các yêu cầu cụ thể của các kịch bản ứng dụng khác nhau.
Q1: Ba loại nền SiC chính và các ứng dụng chính của chúng là gì?
A1: Ba loại chính là loại 4H-N (đối dẫn) cho các thiết bị điện như MOSFET và EV,4H-HPSI (nửa cách nhiệt tinh khiết cao) cho các thiết bị RF tần số cao như bộ khuếch đại trạm gốc 5G, và loại 6H cũng được sử dụng trong một số ứng dụng công suất cao và nhiệt độ cao.
Q2: Sự khác biệt cơ bản giữa loại 4H-N và chất nền SiC bán cách nhiệt là gì?
A2: Sự khác biệt chính nằm trong điện điện của chúng; loại 4H-N là dẫn điện với điện điện thấp (ví dụ: 0,01-100 Ω · cm) cho dòng điện trong điện tử công suất,trong khi các loại phân cách nhiệt (HPSI) thể hiện điện trở cực cao (≥ 109 Ω · cm) để giảm thiểu mất tín hiệu trong các ứng dụng tần số vô tuyến.
Q3: Ưu điểm chính của các wafer HPSI SiC trong các ứng dụng tần số cao như trạm cơ sở 5G là gì?
A3: Các tấm SiC HPSI cung cấp điện trở cực cao (> 109 Ω · cm) và mất tín hiệu thấp,làm cho chúng trở thành chất nền lý tưởng cho các bộ khuếch đại công suất RF dựa trên GaN trong cơ sở hạ tầng 5G và truyền thông vệ tinh.
Tags: #SiC wafer, #SiC Epitaxial wafer, #Silicon Carbide Substrate, #4H-N, #HPSI, #6H-N, #6H-P, #3C-N, #MOS hoặc SBD, #Tùy chỉnh, # 2inch / 3inch / 4inch / 6inch / 8inch / 12inch